| 关键职能单位 |
|
|
| 1、处理器核心子系统（ARM926） |
|
|
| n n n nnnARM926EJ-S 处理器内核 |
| n n n nnn8 KByte 启动 ROM |
| n n n nnn256 千字节 TCM-RAM |
| n n n nn n√n带1位纠错和2位错误检测的 EDC，带字节访问 |
| n n n nn n√n可配置为数据（256-0千字节）或指令（0-256千字节）-RAM |
| n n n nn n√n配置步骤：64 KB |
| n n n nnnARM 中断控制器 |
| n n n nn n√n最多96次中断 |
| n n n nn n√n最多8次快速中断 |
| n n n nn n√n8个软件中断输入和86个硬件中断输入 |
| n n n nnn用于调试的嵌入式跟踪宏单元（ETM9） |
| n n n nnn用于调试的 JTAG 块 |
| n n n nnn带转换查找缓冲区（TLB）的内存管理单元（MMU） |
| n n n nnn独立的数据和指令总线 |
|
|
| 2、处理器总线单元 |
|
|
| n n n nnn内存控制器（EMC） |
| n n n nn n—— SDRAM 控制器特性: |
| n n n n n nn n√n16/32 位数据总线宽度 |
| n n n n n nn n√nPC133 SDRAM 兼容（使用125 MHz同步器） |
| n n n n n nn n√n1个最大容量为256 MB SDRAM（32位数据总线）的银行 |
| n n n n n nn n√nSDRAM对以下部件的支持： |
| n n n n n nnnnn·nCAS延迟：2或3个时钟 |
| n n n n n nnnnn·n银行地址位（1/2/4内部银行） |
| n n n n n nnnnnnn通过地址总线MA（1:0）的最低两位实现 |
| n n n n n nnnnn·n8/9/10/11位列地址MA（13），MA（11:2） |
| n n n n n nnnnn·n最大14位行地址MA（15:2） |
| n n n nn n—— 异步控制器功能： |
| n n n n n nn n√n8/16/32位总线宽度（对于每个芯片，选择可编程） |
| n n n n n nn n√n4 芯片选择 |
| n n n n n nn n√n每个芯片选择的定时可以单独设置 |
| n n n n n nn n√n对就绪信号的响应可针对每个芯片选择单独设置 |
| n n n n n nn n√n每个芯片选择的最大 64 MB 地址区域 |
|
|
| n n n nnnDMA 控制器 |
| n n n nn n—— 1 频道 |
| n n n nn n—— 31 个职位 |
| n n n n n nn n√n20 可以从硬件启动 |
| n n n n n nn n√n31 可以从软件启动 |
|
|
| n n n nnn两个 SPI 接口 |
| n n n nn n—— 通过专用引脚的 SPI1 |
| n n n nn n—— 通过GPIO引脚的 SPI2 |
|
|
| n n n nnn通过专用引脚的 UART 接口 |
|
|
| n n n nnn定时器单元（模块定时器\顶部） |
| n n n nn n—— …可重新加载的向下计数器 |
| n n n nn n—— 每个定时器都配备了一个用于触发信号的多路复用器 |
|
|
| n n n nnn中断控制单元（模块ICU） |
| n n n nn n—— 水平或边缘触发操作 |
| n n n nn n—— 96 中断请求输入 |
| n n n nn n—— 对于每个请求输入，中断优先级可单独选择 |
|
|
| n n n nnn看门狗单元（WDG1模块） |
| n n n nn n—— 通过计数器0生成看门狗中断 |
| n n n nn n—— 通过计数器1生成看门狗复位 |
| n n n nn n—— 一旦启动，看门狗只能通过通电复位停止 |
|
|
| 3、PROFINET – IP (PN-IP) |
|
|
| n n n nnn2 个以太网端口 |
| n n n nnn100MBit/s 以太网端口，集成双物理层 |
| n n n nnn动态框架包装 |
| n n n nnn快进 |
| n n n nnn简短序言 |
| n n n nnn动态碎片化 |
| n n n nnnIRT 转发 |
| n n n nnnPN-PLL |
| n n n nnn支持同步化协议（PTCP） |
|
|
| 4、外围接口（PER-IF） |
|
|
| n n n nnn支持IO数据的一致性 |
|
|